RESISTANCE' CIRCUIT AND FILTER CIRCUIT USING THE SAME

Patent number:

JP6224691

Publication date:

1994-08-12

Inventor:

KANEKO KENJI; TAKAGI KATSUAKI; MATSUURA

TATSUJI; HAGIWARA YOSHIMUNE

Applicant:

HITACHI LTD

Classification:

- international:

H03H7/06; H03H11/04; H03L7/107; H03H7/01;

H03H11/04; H03L7/08; (IPC1-7): H03H11/04;

H03H7/06; H03L7/107


- european:


Application number: JP19930273377 19931101 Priority number(s): JP19930273377 19931101

Report a data error here

Abstract of JP6224691

PURPOSE:To vary the resistance value on an integrated circuit by a voltage and to use it to automatically vary the time constant of a filter circuit. CONSTITUTION: This resistance circuit is provided with a constant current source Ix controlled by a voltage, a voltage generating circuit which generates a voltage proportional to the current of the constant current circuit by first and second terminals of a three-terminal element, a three-terminal element operated as a MOS diode, and a circuit where threeterminal elements operated in a constant current are connected in series, and the voltage of the voltage generating circuit is supplied to the series connection circuit to vary the impedance at both ends of the series connection circuit. Thus, a large resistance value is obtained in a small element area.





Data supplied from the esp@cenet database - Worldwide

(19) []本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平6-224691

(43)公開日 平成6年(1994)8月12日

H03L 7/107 (21)出願番号 特願平5-273377 (71)出願人 000005108 (62)分割の表示 特顧昭59-21768の分割 (71)出願人 000005108 (22)出顧日 昭和59年(1984)2月10日 (72)発明者 金子 憲二 東京都国分寺市東恋ケ窪1丁 株式会社日立製作所中央研究 (72)発明者 高木 克明	
(62)分割の表示 特顧昭59-21768の分割 株式会社日立製作所 (22)出顧日 昭和59年(1984)2月10日 東京都千代田区神田駿河台四 (72)発明者 金子 憲二 東京都国分寺市東恋ケ窪1丁 株式会社日立製作所中央研究	、(全 11 頁)
東京都国分寺市東恋ケ窪1丁 株式会社日立製作所中央研究 (72)発明者 松浦 達治 東京都国分寺市東恋ケ窪1丁 株式会社日立製作所中央研究 (74)代理人 弁理士 小川 勝男	目280番地 (所内 目280番地 (所内


(54) 【発明の名称】 抵抗回路及びそれを用いたフイルタ回路

(57)【要約】

【目的】 集積回路上に電圧によって抵抗値を可変する こととこれを用いてフイルタ回路の時定数を自動的に可 変することにある。

【構成】電圧で制御される定電流源と、上記定電流回路の電流に比例した電圧を3端子素子の第1と第2の端子で発生する電圧発生回路と、MOSダイオードとして動作する3端子素子と、定電流動作する3端子素子を直列に接続してなる回路と、上記電圧発生回路の電圧を上記直列接続回路に供給することにより上記直列接続回路の両端でインピーダンスが可変するこを特徴とする抵抗回路。

【効果】 小さな素子面積で大きな抵抗値を得る。



1

【特許請求の範囲】

【請求項1】電圧で制御される定電流源と、

上記定電流回路の電流に比例した電圧を3端子素子の第 1と第2の端子で発生する電圧発生回路と、

MOSダイオードとして動作する3端子素子と、

定電流動作する3端子素子を直列に接続してなる回路 と、

上記電圧発生回路の電圧を上記直列接続回路に供給する ことにより上記直列接続回路の両端でインピーダンスが 可変するこを特徴とする抵抗回路。

【請求項2】請求項1記載の抵抗回路において、上記直 列接続回路として、

第1導電形MOSトランジスタQ1, Q2のゲート同志を接続し、Q1のドレインとQ2のソースを接続し、Q1のソース、Q2のドレインを抵抗体の2端子とし、上記Q1, Q2のゲートに第2導電形MOSトランジスタQ3のソースを接続し、上記Q1のドレインとQ2のソースの接続点に上記電圧発生回路であるQ3のゲートを接続し、上記Q3のソースには上記定電流源を接続し、上記定電源に制御電圧を20加えることにより、抵抗体用トランジスタQ1, Q2のインピーダンスを可変にすることを特徴とする抵抗回路。

【請求項3】請求項1又は2記載の抵抗回路において、 上記直列接続回路の一端にコンデンサを接続して形成し たことを特徴とするフイルタ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、集積回路用の内部クロック信号を発生させる回路に関する。

[0002]

【従来の技術】近年、集積回路の高速化が進み、集積回路の動作の基となるクロック信号も年々、高周波数化してきており、今後とも一層高速化が進展する状況にある。デジタル集積回路の代表としてよく知られているマイクロプロセッサにおいては、その動作速度は年率1.3~1.4倍程度で伸びてきており、この伸び率は多少鈍るにしても今後ともこの傾向は続くと考えられる。現在、高速のマイクロプロセッサとして知られているものは、外部から12MH2のクロック信号を供給しており、上述した年率で動作速度が向上すれば、必要とされ40るクロック周波数は、5年後には44MH2~64MH2と非常に高い周波数となってしまう。つまり、今後更に集積回路の高速化を図るためには、上述したように非常に高い周波数のクロック信号を作り出す必要がある。

[0003]

【発明が解決しようとする課題】こういった高周波信号を従来のように水晶振動子を用いて内部の発振回路で発生させる場合には、外部ピンの大きな浮遊容量等を高速に駆動する能力を有する発振回路を構成しなければならない困難が伴う。同様に外部の回路で発生させたクロッ

2

ク信号を集積回路に供給する場合には、外部ピンの容量と布線の浮遊容量を高速に駆動しなければならない。とくに、集積回路を多数使用するような用途においては、低コストのシステムとするためにクロック発生回路を1つにして各集積回路へクロック信号を供給することが望ましいし、各集積回路を同期して動作させる場合には、クロック発生回路は1つに限定される。このように、1つのクロック発生回路から多数の集積回路へクロック信号を供給する場合には、各集積回路の外部ピンの浮遊容量と布線の浮遊容量が非常に大きなものとなり、高周波のクロック信号を安定して供給するのが困難となる。

[0004]

【課題を解決するための手段】本発明の目的は、上述の問題点を解決するために集積回路を加える外部クロック信号を低周波のままで、この信号を同期した高周波の内部のクロック信号を発生させることのできる回路を提供するものである。

【0005】また、外部から供給されるクロック信号の 周波数は常に一定とは限らず、用途によって種々の周波 数が加えられる可能性があり、本発明ではこういった場 合にも適応可能な回路を提供するものである。

[0006]

【作用】本発明は、集積回路の内部クロック回路にフェーズ・ロック・ループ回路(以下PLL回路と略称する。)を有することにより、外部から供給されるクロック信号に同期した高周波の内部クロック信号を発生させることを可能とするものである。また、種々の周波数の外部クロック信号に応じて、PLL回路内部のフィルタの特定数を可変にすることにより、広範な外部クロック周波数での動作を可能とするものである。

[0007]

30

【実施例】以下、本発明を実施例に従って説明する。 【0008】図1 (a) は、周波数倍周回路A (12) を内部に有する集積回路11の構成を示した図である。 図1(b)は、図1(a)における信号の波形を示した 概念図である。図1 (a) において、集積回路11は、 周波数倍周回路12とこの倍周回路によって得られた内 部クロック信号Sによって動作する回路14を有してい る。上記倍周回路Aには、外部より基準クロック信号R (周波数 f1) が加えられるか、あるいは、集積回路 1 1内に有する発振回路OSC (13) によって得られた 基準クロック信号R'(周波数 fx)が加えられる。倍 周回路Aは、これらの信号を受けて、これらの信号に同 期した高周波(周波数nfi:nは整数)の信号Sを発 生させる。また倍周回路Aの入力、Nは倍周数nを設定 するための外部入力である。本方式の回路を用いれば、 内部回路Bで必要となる内部クロック信号の周波数が高 い場合でも集積回路の外部ピンに加えられる信号の周波 数を低くすることが可能となり、今後の集積回路の動作 速度の向上に対しても容易に適応できる利点を有する。

50

3

【0009】図2の実施例は、図1に示した倍周回路A を実現するための回路方式を示している。本回路方式は PLL回路としてよく知られた回路構成である。図2に おいて、21は分周回路(CNTR1)22は位相比較 回路(PC)、23はチャージポンプ回路(CP)、2 4はローパスフィルタ (LPF)、25は電圧制御発振 回路 (VCO)、26は分周回路 (CNTR2) であ る。分周回路に入力されている信号M, Nはそれぞれ分 周数設定のための信号である。また分周回路CNTR1*

$$f_S = \frac{N}{M} f_R$$

【0012】という周波数のVCO出力信号Sが得られ る。ここで、N/M>1という関係を満足するような M, Nの値を設定すれば、VCOの出力信号の周波数を 基準クロック信号の周波数より高くすることができる。 同様に分周回路CNTR2の途中から取り出す信号S1 (周波数 fs/N') も基準クロック信号より周波数を 高くすることができる。これらの信号S,S^を内部ク ロック信号として用いることにより、図1で示した倍周 回路を実現することが可能となる。

【0013】倍周回路として、本実施例のPLL回路を 用いた場合の特徴について次下に述べる。

【0014】まず第1に、外部からの基準クロック信号 と内部クロック信号の周波数比例を設定する上での自由 度が大きいことである。このことは、集積回路の内部ク ロックの高周波化に対して、外部からの基準クロック周 波数を変えずに、分周回路CNTR2の分周数Nの設定 変更だけで対処することが可能になることを意味してい

【0015】第2の点は、PLL回路を用いた場合は、 外部からの基準クロック信号と内部クロック信号の位相 の同期を容易にとれることである。倍周回路として、P LL回路以外の回路も可能であるが、位相の同期をとる ことは容易ではない。

【0016】以上、倍周回路として図2に示す実施例を 用いた場合の特徴を述べてきたが、問題点も有してい る。それは、基準クロック信号の周波数が決まれば、L PFの時定数を決定できるが、この基準クロック信号と して、広範な周波数を用いて動作させたいというような 用途の場合には、LPFの時定数を一義的に決定するこ とができないことである。つまり、LPFの時定数は、 PLL回路全体のダンピングファクタやロック・アップ タイム等を決める要素となっているため、位相比較回路 に入る周波数に応じて最適な値を選ぶ必要がある。この ため、基準クロックの信号を周波数を広範に変えて用い る場合は、LPFの時定数もそれに応じて変える必要が ある。基準クロック信号の周波数を広範に設定したいと いう要求は、集積回路を製造する立場から言えば、集積 回路のテスト時に速度を落して機能チェックを行う場合 が多々ある。また、集積回路を使う立場から言えば、同 50

*は用途に応じて段数を設定するが、不要な場合もある。 【0010】本実施例の回路において、安定状態では、 外部からの基準クロック信号R (周波数 fx) の1/M の周波数の信号RmとVCOの出力信号S (周波数fs) の1/Nの周波数の信号Sxが等しく、位相も同期して いる。したがって、

[0011]【数1】

..... (1)

じく集積回路中のマイクロ・プログラム等のソフトウェ アチェックのために速度を落してテストする場合も多 い。さらに、システムの都合上、任意の周波数の基準ク ロック信号を発生できず、低周波の基準クロック信号で 使用する場合もよくある。

【0017】図2で示した実施例の場合でも、こういっ た種々の用途に対して部分的には適応可能である。

【0018】まず、第1の基準クロック信号の分周回路 CNTR1の分周段数を多くしておき、広範な基準クロ ック信号に対して分周数Mの設定を変えることにより、 位相比較回路PCに入る周波数を一定に保つ方法があ る。しかしながら、この場合は、位相比較回路の入力信 号周波数はあらかじめ低い周波数に設定しておかなけれ ばならないので、LPFの時定数を大きな値に設定して おかなければならない。集積回路においては、よく知ら れているように大きな時定数を得ることは、素子面積の 増大をきたし、困難を伴う。さらに基準クロック信号の 分周回路の段数を増加させることも回路面積の増大をき 30 たし、好ましくない。

【0019】また、別の方法として、LPFの時定数を 決める素子を外付けとして、使用周波数に応じてその素 子を交換するか、あるいはLPFを電圧 (電流) 制御可 変時定数回路を用いて外部から時定数を設定させること も可能である。しかしながら、この場合は素子を外付け するため、あるいは制御端子用に外部ピンを用意してお かなければならないので集積回路のピン数が増加してし まう。

【0020】このように、以上の方法では、使用周波数 毎に設定を変えなければならないという制約がつきまと

【0021】図3は、上述の問題点も解決できる回路方 式を示した実施例である。図3において、31は分周回 路(CNTR1)、32は位相比較回路(PC)、33 はチャージポンプ回路 (CP)、34はローパスフィル 夕(LPF)、35は電圧制御発振回路(VCO)、3 6は分周回路 (CNTR2)、37は周波数-電圧変換 回路(FVC)である。本回路方式において31~36 は図2で示した実施例と同一の回路ブロックである。

【0022】本実施例では、図2の実施例で述べた問題

点を解決するために、周波数-電圧変換回路を有し、L PFを電圧(電流)制御可変時定数回路で構成する。本 実施例の動作は、基準クロック信号を周波数-電圧変換 回路に入力し、周波数を電圧に変換した信号電圧Vcを 得て、これをLPFの電圧制御入力に加える。これによ り、基準クロック信号の周波数に応じてLPFの時定数 を最適な値に自動的に制御することが可能になる。

【0023】以上の本実施例の特徴について以下に述べ る。本実施例は、図2で示した実施例の構成要件を全て 有しているので、図2の実施例で述べた特徴はそのまま 10 本実施例の特徴となる。さらに、凶2の実施例で述べた 問題点を解決でき、外付け部品が不要になる。基準クロ ック信号の分周数を設定するための外部ピン、あるいは LPFの時定数を制御するための外部ピンも不要にな る。種々の基準クロック信号に対して全自動で適応可能 になる、など大きな利点を有している。以上の事によ り、本実施例の回路方式を用いれば、集積回路のテスト 時に動作速度を落して機能チェックを行うような用途、 集積回路中のマイクロ・プログラム等のリフトウェアチ エック時に速度を落して使用するような用途、あるいは 20 システムの都合により、高周波の基準信号が得られない ような用途、などに対しても容易に適用可能となる利点 を有している。

【0024】図4(a)は、図2、図3で示した実施例におけるVCO回路を実現する具体回路の実施例を示した図である。図4(b)は、従来のCMOSインパータによるリングオッシレータの例である。

【0025】図4(a) において、41はLPFからの 出力電圧を受けて電流に変換する電圧・電流変換回路、 Q41, Q42, Q43はカレントミラー回路を構成してい 30 る。Q44, Q47はこのカレントミラー回路からの電位を*

*受けて、Q45, Q46で構成されるCMOSインバータに 流れる充放電電流を制御するためのトランジスタであ る。発振回路部は、Q45, Q46のインバータとQ44, Q 47のトランジスタが対になった回路を奇数段接続したり ングオッシレータで構成している。出力信号S(周波数 fs)は42の出力パッファを介して取り出す。

【0026】本実施例のVCO回路は、入力電圧を電圧・電流回路で受けて電流に変換し、この電流に比例した電流でインパータによるリングオッシレータ回路の発振周波数を制御している。以下、本実施例の発振回路部の動作を従来例と対比させて説明する。

【0027】図4(b)は、CMOSインパータによるリングオッシレータを用いた従来のVCO回路である。図4(b)において、インパータ1段当りの遅延時間 τ は

[0028]

【数2】
$$\tau = CV/I_D$$
 ······ (2)

となる。ここで、Cはインバータの出力端での容量値、 Vは制御電圧でインバータの電源電圧を与えている。 I 」は、トランジスタのオン時のドレイン電流である。この I」はゲート電圧の 2 乗に比例し、ゲート電圧はCM OSでは接地電位から電源電圧 Vまで振れるので、 I」 は結局、電源電圧 Vの 2 乗に比例する。したがって、遅 延時間では、

[0029]

となる。このインパータをn段(奇数)接続したリング オッシレータでは、その発振周波数 f 3 は、

[0030]

【数4】

$$f_{S} = \frac{1}{2 n \tau} \propto \frac{V}{2 n c} \dots \dots (4)$$

【0031】となる。このように、図4(b)の回路では制御電圧Vを変えることによって発振周波数 fs ev に比例させて変化させることができる。

【0032】しかしながら、図4(b)に示したような 従来例では、制御電圧Vの変化はそのままリングオッシレータ回路の理論振幅の変化となってしまい、リングオ 40 ッシレータ回路から出力を取り出して他の回路を駆動することが困難となる。

【0033】 これに対して、図4(a)に示した本発明※

$$\tau = \frac{c v_{c c}}{|v_{c}|}$$

【0036】となる。ここで、Vcc は電源電圧である。 したがって、このインバータをn段(奇数)接続したリングオッシレータの発振周波数 fs は、 ※の実施例の回路は、発振周波数を変えても論理振幅が変化することなく、最大論理振幅が得られるのが特徴である。

【0034】本実施例の発振回路部のインパータは、電源側と接地側に電流制御用のトランジスタを有しているので、出力端容量の充放量はこの電流値 I₀で決まる。本実施例回路のインパータ1段当りの遅延時間 τは、

[0035]

【数5】

[0037]

【数6】

$$f_S = \frac{1}{2 \pi \tau} = \frac{1}{2 \pi c Vec} \dots \dots (6)$$

【0038】となる。このように、本実施例の回路は、 制御電流 I_0 に比例させて発振周波数 f_s を変化させるこ とができる。また本発実施例の回路では、インバータの 電源電圧を変化させないので、論理振幅は一定で、接地 電位からの電源電圧 V_{cc} までの最大振幅が常に得られ る。

【0039】以上述べた他にも図2,図3のVCO回路 10 として、のこぎり波発振回路やエミッタ統合発振回路 (MOSの場合はソース結合発振回路)、IIL回路による各種の発振回路等を用いることができるのは言うまでもない。

【0040】次に、図2,図3で示した実施例における LPFを実現する具体回路の実施例を図5に示す。図5 は従来から良く知られている受動素子(抵抗Rと容量 C)によるLPFの例である。集積回路において、この ような受動素子を用いたLPFを実現することは勿論可 能であるので、図2,図3に示した実施例のLPFとし 20 て用いることができる。

【0041】しかしながら、集積回路において、時定数の大きなLPFを実現しようとする場合、その素子値、素子面積が大きくなり、実現が難しい。また、図2,図3で示したように制御電圧VcによってLPFの時定数を可変としなければならない用途には用いることができない。

【0042】図6(a)に示す回路は、こういった従来回路の問題点を解決し、可変時定数のLPFの構成を可能とする電圧制御可変抵抗回路の実施例である。

【0043】図6(a)において、可変抵抗はトランジスタ Q_{61} と Q_{62} の直列回路で構成され、抵抗値を制御するための回路は Q_{61} , Q_{62} と逆極性のトランジスタ Q_{1} と電圧制御定電流源 I_{1} で構成されている。 V_{c} は電圧制御定量電流源 I_{1} を制御するための入力電圧である。

【0044】以下に本実施例の動作を説明する。

【0045】まず、図6(a)の回路においてA点の電 $位V_A$ がB点 V_B より高いとする。

【0046】入力電圧Vcが与えられて、制御電流 Ixが決まるとトランジスタQxに電流が流れ、Qxのソース・ゲート間の電圧Vxが決まる。トランジスタQxのソースおよびゲートは、トランジスタQox, QoxのゲートおよびQoxのドレイン(Qoxのソース)にそれぞれ接続されている。このため、トランジスタQoxのドレイン・ゲート間電圧およびQoxのゲート・ソース間電圧が電圧Vxに固定されることになる。

【0.047】したがって、トランジスタ Q_{61} はゲート電 【0.055】図7(a)は、 圧がドレイン電圧より常に電圧 V_1 だけ高いMOSダイ 動素子で構成した例であり、 オードとして動作する。トランジスタ Q_{62} はゲート・ソ 抗 R_1 , R_2 の代りに本実施 ース間の電圧が V_1 に固定されるのでこの電圧で制限さ 50 用いた実施例を示している。

れる電流が流れる定電流源に近い動作をする。この結果、トランジスタ Q_{61} のドレイン・ソース間のインピーダンスは低く、 Q_{62} のそれは高くなり、 Q_{61} , Q_{62} を流れる電流 I はトランジスタ Q_{62} のドレイン・ソース間電流で決められる。結局、本回路におけるA 点からB 点への電流は、電圧 V_{1} によって可変とすることができるようになる。電圧 V_{1} は、電流 I_{1} で制御され、 I_{1} は制御電圧 V_{2} によって制御することができる。

【0048】以上の説明からもわかるように本実施例の 回路においては、各トランジスタの特性を揃えることに より、制御電流 I r と Q₆₁, Q₆₂に流れる電流 I を比例 して制御することが可能である。

【0049】しかも、本実施例の回路はトランジスタを 用いて抵抗を構成しているので、そのバイアス電圧を変 えることにより、小さな素子面積でも大きな抵抗値を容 易に実現できる利点がある。

【0050】以上の説明においては、A点の電位 $V_{\rm A}$ が B点より高いとしたが、B点の電位 $V_{\rm B}$ がA点よりも高い場合も、トランジスタ Q_{61} , Q_{62} の接続が対称になっているので、B点からA点へ同様の電流が流れる。結局、本実施例の回路は、図6 (b) に示すような電流電圧特性を示す。図6 (b) において、縦軸 I はトランジスタ Q_{61} , Q_{62} に流れる電流(A点からB点へ流れる電流の向きを正とする。)、横軸はA点とB点の電位 $V_{\rm A}$, $V_{\rm B}$ の差Vである。また、図6 (b) には制御電圧 $V_{\rm C}$ を変えたときの3つのケースについての特性を示してある。

【0051】本実施例で示した電圧制御可変抵抗回路は、受動素子の抵抗と同じように、抵抗として用いる両端子間電圧が正負のどちらの値でも対称の特性を示すので種々の回路への応用が可能である。

【0052】以上の実施例では説明の都合上トランジスタの極性を限定したが、各トランジスタの極性を反転させて構成した場合も本発明に含まれることは言うまでもない。

【0053】図6(c)は、図6(a)の本実施例の回り 路を用いてLPFを構成した例である。図6(c)と図 5を対比させてみるとわかるように、本実施例では、図 5の抵抗Rの代りにトランジスタQ1, Q2を用いてLPFを構成している。

【0054】この他にも、本実施例で示した電圧制御可 変抵抗を従来の受動素子である抵抗の代りに置き換える ことが可能である。

【0055】図7(a)は、従来の遅れ進みLPFを受動素子で構成した例であり、(b)は(a)の回路の抵抗R₁,R₂の代りに本実施例の電圧制御可変抵抗回路を用いた実施例を示している。

【0056】図7において、Q11、Q12が抵抗R1とし て、Q13、Q14が抵抗R2として動作する。それぞれの 抵抗値は、「1:1,「1:2の電流によって制御することが可 能である。また、LPSに限らず、ハイパスフィルタ (HPF) に用いることができるのは容易に類指でき る。

【0057】さらに、増幅器を利用した応用等では、増 幅器の利得を電子的に制御したことがしばしばある。こ の種の電子的利得制御は、増幅器の信号処理能力あるい はダイナミックレンジを改善するのに特に有用であり、 増幅器利得を自動利得制御(AGC)ループで制御する ことが多い。こういった場合にも本実施例の電圧制御可 変抵抗回路は最適である。

【0058】なお、図2、図3で示した実施例のLPF における電圧制御可変抵抗回路として、他の回路を用い てもよいことは言うまでもない。

【0059】次に、図3で示した実施例における周波数 電圧変換回路(FVC)を実現する具体回路の実施例を 図8に示す。

【0060】図8(a)の回路は、大きく分けて、 (1) 基準クロック信号を分周し、電荷積分を行なう回 路を制御するための信号を得る回路プロック (81~8 9)、(2)上記信号を受けて、一定期間電荷積分を行 なう回路 (90~92, C1)、(3) 電荷積分の結 果、得られた電圧をサンプル・ホールドする回路(9) 3, C₂)、(4) サンプル・ホールドされた電圧(あ るいは電圧を電流に変換)を出力するためのバッファ回 路 (94) から構成される。

【0061】図8 (a) において、81は基準クロック* $E = R \cdot A \cdot B \cdot C \cdot D$

[0066] となる。

【0067】 F信号は、電荷積分終了を与える信号で、 論理式では、

 $F = R \cdot A \cdot B \cdot C \cdot D$

【0069】となる。

【0070】G信号は、電荷積分結果の電圧をサンプル ホールドするための信号で、論理式では、

 $G = R \cdot A \cdot B \cdot C \cdot \overline{D}$

【0072】となる。

【0073】この電荷積分開始信号Fが、88,89か 40 らなるフリップ・フロップに入力されるとフリップ・フ ロップの出力HはLowレベルとなり、トランジスタ9 1がオン、92がオフとなる。したがって、定電流源9 0から電流 Ioが流れ出し、容量 Ciの充電を開始する。 容量Ciの電圧値Viは、時間とともに一定の傾きを持っ て直線的に上昇する。この電圧上昇の過程でサンプル・ ホールド信号が入り、ゲート93を開いて容量C2へ電 圧を取り込んだ後、ゲート93を閉じて容量C2の電圧 を保する。

【0074】次に電荷積分終了信号Fを受けてフリップ 50

10

*を分周する回路、82,85は電荷積分の開始信号を分 周信号から合成する論理回路、83,86は電荷積分の 終了信号を分周信号から合致する論理回路、84、87 は電荷積分の結果の電圧を取り込むのに必要なサンプル ホール信号を分周信号から合成する論理回路である。8 8,89は電荷積分開始信号と終了信号を受けて積分回 路のゲートの開閉を行うためのフリップフロップ回路、 9 0 は電荷積分の時間に対する電圧上昇の傾斜を決定す るための定電流回路、91,92は電荷積分期間中休止 期間中の電流通路の開閉を行うゲート、C1は電荷を書 積するための容量である。93、C2はそれぞれC2の電 圧を取り込むためのゲートとその電圧を保持するための 容量である。

【0062】以下に図8 (a) の回路の動作を図8 (b) の信号タイミングチャートを参照いながら説明す

【0063】基準クロック信号R(周波数fx)を受け て、 n 段 (n は任意の値:ここでは説明の都合上4段と している。)の分周回路によって分周し、A, B, C, Dとしう4種の信号を得る。これらの信号の関係は図8 (b) に示してある。これら基準クロック信号RとA、 B; C, Dの信号を、図8(a)の82,83,84の 論理回路に入力することにより、E, F, Gの信号が得 られる。

【0064】ここでE信号は、電荷積分開始を与える信 号で論理式では、

[0065]

【数7】

... (7)

% [0068]

【数8】

Ж

··· (8)

★ [0071]

【数9】

... (9)

フロップが反転し、91をオフ、92をオン状態にす る。このとき92がオン状態になるので容量C1の電荷 はCェを介して放電し、電圧VェはOとなる。この状態 は、次の電荷積分開始信号が来るまで維持される。

【0075】本実施例では、容量C1の電圧V1をサンプ ルホールドする時間的な位置は周波数に逆比例して変化 するため、周波数・電圧変換が可能となる。こまり、基 準クロック信号の周波数を fiとし、積分開始時点の時 刻を0とすると、サンプル・ホールドを行う時刻Tは

[0076]

【数10】

$$T = \frac{2 n}{2 F_R} = \frac{2^{n-1}}{f_R} \qquad ... (10)$$

【0077】となる。ここでnは分周回路の段数であ り、図8の例ではn=4である。

【0078】一方、電荷積分回路の電圧VAは

$$V_A = \frac{I_0}{C_1} t \qquad \cdots (11)$$

【0080】であるから、時刻Tでの電圧Vaは

10※【数12】

* [0079]

【数11】

[0081]

$$V_A |_{t=1} = \frac{i_0}{C_1} T = \frac{i_0}{C_1} \cdot \frac{2^{n-1}}{f_B}$$
 ... (12)

【0082】となる。この電圧値V、 | 1=1がサンプル ホールドされるわけであるから、サンプリル・ホールド される電圧値は基準クロック信号Rの周波数 faに逆比 例することにある。

【0083】このようにして、本実施例の回路は周波数 ・電圧変換を行なうことができる。この変換された電圧 20 を可変時定数LPFに加えることによって、基準クロッ ク信号の周波数に応じてLPFの時定数を自動的に可変 にすることが可能である。

【0084】以上の説明においては、図2、図3で示し た実施例の位相比較回路、チャージポンプ回路、分周回 路については何も触れなかったが、これらの回路は、従 来から良く知られている回路を用いて構成できることは 言までもない。

[0085]

【発明の効果】以上説明してきたように本発明によれ 30 ば、集積回路に外部から与えられ基準クロック信号の周 波数を高くすることなく、(例えば高々10MHz程 度) 内部のクロック信号の周波数を高くすることができ るので、(例えば数10MHz~100MHz) 今後の 集積回路の高速化に対しての適応が容易になるという大 きな効果がある。また、このことは集積回路を利用する 側にとっては、高周波の信号を扱う必要がないため、集 積回路と一緒に用いる各種部品のコストを下げられると いう経済上の大きな利点を有している。

【0086】さらに、本発明によれば、内部のクロック 40 信号の周波数とは異なった各種の周波数の外部基準クロ ック信号の周波数を内部の分周回路の分周数の設定を変 えるだけでは選ぶことができるこになるので、システム 設計者によって多種多様のシステムへの応用が容易にな るという利点を有している。

【0087】この他に、本発明によれば、集積回路の内 部クロック信号として外部基準クロック信号に同期され た信号を得ることができるので、本発明の集積回路を多 数用いる場合に集積回路間の信号伝達の同期を容易にと ることができるという利点を有している。

【0088】また、本発明を用いれば、外部から与えら れる基準クロック信号の周波数を任意に変えても、内部 の倍周回路に必要な時定数を自動的に変化させて適応可 能となる利点を有している。しかもこの時定数回路は、 集積回路中にオンチップで容易に構成できるので外部の ピン数低減、あるいは外付部品点数の低減の上で大きな 効果がある。集積回路内部の時定数を自動的に可変にで きるということは、集積回路のテスト時に動作速度を落 して用いるような用途、集積回路中のマイクロ・プログ ラム等のソフトウェアのチェック時に速度を落して使用 するような用途、あるいは高周波の基準クロック信号が 得られずやむなく動作速度を落して用いるような用途等 に対してもシステムに何ら変更を加えずに用いることが できるという大きな効果を有している。

【図面の簡単な説明】

【図1】本発明の概括的説明を行うための実施例。

【図2】第1の実施例の回路でプロック図。

【図3】第2の実施例の回路プロック図。

【図4】第1, 第2の実施例の部分回路の実施例。

【図5】従来例。

【図6】第1, 第2の実施例の部分回路の実施例。

【図7】(a)は従来例、(b)は第1,第2の実施例 の部分回路図。

【図8】第1, 第2の実施例の部分回路図。

【符号の説明】


11…集積回路、12…倍周回路、13…発振回路、1 5…水晶振動子、16…容量、21,26…分周回路、 22…位相比較回路、23…チャージポンプ回路、24 …LPF、25…VCO、31, 36…分周回路、32 …位相比較回路、33…チャージポンプ回路、34…L PF、35…VCO、37…周波数・電圧変換回路、4 1…電圧・電流変換回路、42…出力バッファ、Qu. Q42, Q44, Q45, Q48…PMOSトランジスタ、 Q18, Q16, Q17, Q48…NMOSトランジスタ、R… 抵抗、C…容量、II…定電流源、QI…PMOSラトン 50 ジスタ、Q61, Q62…NMOSトンジスタ、R1, R2…


抵抗、I₁₁, I₁₂…定電流源、Q₁₁, Q₁₂…PMOSトランジスタ、Q₇₁~Q₇₄…NMOSトランジスタ、81 …分周回路、82~87…論理ゲート、88, 89…フリップ・フロップ回路、90…定電流源、91…PMO

Sトランジスタ、92…NMOSトランジスタ、93… トランスファゲート、94…パッファ回路、C1, C2… 容量。

14

[図1]





【図6】

図 6

(A)









図3









【図4】

図 4

(a)







【図7】

図 7

(a)




(Ъ)




【図8】

図 8

(a)



(b)



フロントページの続き

(72)発明者 萩原 吉宗

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内